K4S561632E

芯片信息

型号 封装 在线定购
K4S561632E-TC75(查看) 54TSOP2
K4S561632E-UC75(查看) 54TSOP2

引脚布局

(点击图片看大图)
技术资料—— K4S561632E PDF技术资料

K4S561632E 概述


  K4S561632E是一款268,435,456 bits高速SDRAM。K4S561632E采用三星电子的高性能CMOS工艺制造,其组织结构为4x4,194,304字,16bits位宽。K4S561632E的同步设计,再配合系统时钟I/O事务,使得每个时钟周期里的精细周期控制成为可能。工作频率范围、可编程突发长度、加上可编程潜伏期,这些特性让同样的K4S561632E器件得以适应许多的要求高带宽、高性能的存储系统应用。
K4S561632E 参数
K4S561632E 基本参数
容量   256 Mb
结构   4 x 4M x 16bits
位宽   16 bits
K4S561632E 其他特性
电压   3.3 V
Bank/接口   4/LVTTL
速度/频率   6.0ns (166MHz@CL=3)
7.5ns (133MHz@CL=3)
刷新   8K/64ms
K4S561632E 封装与引脚
54TSOP2

K4S561632E 特性

  • JEDEC标准3.3V工作电压
  • 复合地址,兼容LVTTL
  • K4S561632E包含4个banks
  • MRS周期带有地址键值编程
    • CAS延迟(2 & 3)
    • 突发长度(1,2,4,8 & 整页)
    • 突发类型(顺序 & 交错)
  • K4S561632E所有输入发生在系统时钟的上升沿
  • 突发读、独位写操作
  • K4S561632E由L(U)DQM实现数据屏蔽
  • 自动刷新&自刷新(self refresh)
  • 刷新时间:8K/64ms