微雪官网产品资料
立即注册 找回密码

QQ登录

只需一步,快速开始

微雪课堂

搜索
微雪课堂 首页 FPGA Xilinx 查看内容

在Xilinx ISE下创建编译新工程

2016-9-27 15:08| 发布者: waveshare-admin| 查看: 2376| 评论: 0

摘要: 在Xilinx ISE下创建编译新工程
以下配置芯片皆以XC3S250E为例,配置下载器以Platform Cable USB为例,配置时要选对应的芯片型号与下载器
1,点击Xilinx ISE,如下图:

2, 创建工程名并保存到相应文件夹,如下图:

3 ,如下图:

4,如下图:

5,添加一个Verilog HDL文件,如下图:

6,如下图:

7, 如下图:

8,如下图:

9,Verilog HDL内的代码如下,写完代码后保存:

10,创建管脚配置文件,如下图:

11,如下图:


12,如下图:

13,管脚配置文件如下:

14,点击如下图标开始编译:


190

顶一下

刚表态过的朋友 (190 人)

相关阅读

最新评论

Xilinx

微雪官网|产品资料|手机版|小黑屋|微雪课堂. ( 粤ICP备05067009号  

GMT+8, 2019-5-23 05:02 , Processed in 0.073208 second(s), 26 queries .

Powered by Discuz! X3.2 © 2001-2013 Comsenz Inc & Style Design

返回顶部