端口A 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口A 为三态。

端口A 也可以用做其他不同的特殊功能，请参见P 68。

端口B 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口B 为三态。

端口B 也可以用做其他不同的特殊功能，请参见P 69。

端口C 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口C 为三态。

端口C 也可以用做其他不同的特殊功能，请参见 P 72。在ATmega103 兼容模式下，端 口C 只能作为输出，而且在复位发生时不是三态。

端口D 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口D 为三态。

端口D 也可以用做其他不同的特殊功能，请参见P 73。

端口E 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口E 为三态。

端口E 也可以用做其他不同的特殊功能，请参见P 75。

端口 F 为ADC 的模拟输入引脚。

如果不作为ADC 的模拟输入，端口 F 可以作为8 位双向I/O 口，并具有可编程的内部上 拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时， 若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口 F 为三态。 如果使能了JTAG 接口，则复位发生时引脚PF7(TDI)、PF5(TMS) 和PF4(TCK) 的上拉 电阻使能。

端口 F 也可以作为JTAG 接口。

在ATmega103 兼容模式下，端口F 只能作为输入引脚。

端口G 为5 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动 特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电 路拉低时将输出电流。复位发生时端口G 为三态。

端口G 也可以用做其他不同的特殊功能。

在ATmega103 兼容模式下，端口G 只能作为外部存储器的所存信号以及32 kHz 振荡器 的输入，并且在复位时这些引脚初始化为PG0 = 1， PG1 = 1 以及PG2 = 0。PG3 和 PG4 是振荡器引脚。