logo

MT48LC16M16A2

订购信息

型号 封装 在线定购
MT48LC16M16A2P-75(查看) TSOP2-54
MT48LC16M16A2P-75IT(查看) TSOP2-54
MT48LC16M16A2TG-75(查看) TSOP2-54
MT48LC16M16A2TG-7E(查看) TSOP2-54

引脚布局

(点击图片看大图)
技术资料—— MT48LC16M16A2 PDF技术资料

MT48LC16M16A2 概述


  MT48LC16M16A2是一款256Mb高速CMOS SDRAM,共有268,435,456 bits。MT48LC16M16A2的内部结构为具有同步接口的四组(quad-bank)DRAM,所有信号都在时钟信号(CLK)的上升沿触发。MT48LC16M16A2每组密度67,108,864-bit,结构为8,192行乘512列乘16位带宽。
  MT48LC16M16A2采用2n-prefetch架构,可在每个时钟周期改变列地址,从而实现了高速率、完全随机的访问。
MT48LC16M16A2 参数
MT48LC16M16A2 基本参数
容量   256 Mb
结构   4 x 4M x 16bits
位宽   16 bits
MT48LC16M16A2 其他特性
电压   3.3 V
接口标准   LVTTL
访问/周期时间   6.0ns @CL=3
7.5ns @CL=3(PC133)
7.5ns @CL=2(PC133)
刷新   8,192/64ms
MT48LC16M16A2 封装与引脚
TSOP2-54, FBGA60, VFBGA54

MT48LC16M16A2 特性

  • MT48LC16M16A2兼容PC100、PC133
  • 完全同步,所有信号在系统时钟的上升沿触发
  • 内部数据流水线操作,列地址可在每个时钟周期里改变
  • 内部banks,隐藏了行访问/预充电周期
  • MT48LC16M16A2可编程突发长度:1,2,4,8 或整页
  • 自动预充电,包括同时自动预充电和自动刷新模式
  • 自刷新(self refresh)模式(AT器件除外)
  • 自动刷新 - 64ms, 8,192
  • MT48LC16M16A2输入输出兼容LVTTL
  • 单个+3.3V±0.3V供电